Designprincipper og udvælgelsesovervejelser for fraktionelle frekvenser i krystaloscillatorer
I design af hardware-ursystemer støder ingeniører ofte på en klasse af tilsyneladende "irregulære" krystaloscillatorfrekvenser, såsom 11,0592 MHz, 3,579545 MHz og 19,6608 MHz. Disse frekvenser med decimalkomponenter er ikke valgt vilkårligt, men er det uundgåelige resultat af designovervejelser baseret på kommunikationsprotokoller, frekvens-opdelingsbegrænsninger og omvendte krav på system-niveau. Med udgangspunkt i de grundlæggende principper analyserer denne artikel logikken bag genereringen af fraktionelle frekvenser og giver praktiske screeningsmetoder til komponentvalg.
- Kernedesignlogik af fraktionelle frekvenspunkter
Som systemurkilden er krystaloscillatorens frekvensvalg altid skræddersyet til at imødekomme de præcise timingkrav for downstream digitale kredsløb (såsom PLL'er, dividere og seriel kommunikation). Fremkomsten af fraktionelle frekvenspunkter stammer primært fra følgende fire typer designbegrænsninger:
1. Tilpasning til UART Integer Division for at sikre fejl-Gratis seriel baud-hastighed
Den serielle baudrate er afledt af systemets ur gennem heltalsdeling i henhold til følgende formel: Baudrate=Klokkefrekvens / Divisionsfaktor
For nøjagtigt at generere standard baudhastigheder (såsom 9600, 19200 eller 115200 bps), skal klokfrekvensen være delelig med divisoren uden en rest. Tager 1,8432 MHz som et eksempel, efter 16-fold oversampling division:
1,8432 MHz ÷ 16=115.2 kHz, hvilket svarer til 115200 bps.
Tilsvarende er 11,0592 MHz og 19,6608 MHz henholdsvis 6 gange og 10,666… gange 1,8432 MHz (faktisk kræver 11.0592=1.8432 × 6, 19.6608=1.8432 × 10,666… en PLL), men det er mere almindeligt at bruge dem, f.eks. mikro{10}}controller, der gør det muligt for den interne UART-deler at generere alle standard baud-hastigheder gennem division. Hvis der vælges en heltalsfrekvens på 20 MHz, kan den ikke divideres ligeligt med 115.200, hvilket resulterer i kumulative fejl og forårsager rammefejl eller pakketab.
2. Understøttelse af en binær frekvens-divisionsarkitektur forenkler design af urtræ
Frekvenser såsom 20,48 MHz, 10,24 MHz og 5,12 MHz kan alle udtrykkes som 2ⁿ × 10 kHz (f.eks. 20,48 MHz=2048 × 10 kHz). Efter at have kaskaderet disse frekvenser gennem binær frekvensdeling, kan der genereres sub-urdomæner såsom 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz og så videre. Denne tilgang er velegnet til at implementere frekvensopdeling ved hjælp af binære tællere eller skifteregistre, hvilket resulterer i en simpel kredsløbsstruktur med vel-definerede faseforhold og konsistente timingmargener mellem de forskellige frekvensopdelte-ure. Disse frekvenser bruges almindeligvis som basisfrekvenser i industrielle DSP'er, PLC'er og servodrev.
3. Syntetiseret via PLL for at opfylde-højhastighedskommunikation og lyd-/videosamplingstandarder
Moderne SoC'er, optiske moduler og videoprocessorer inkorporerer PLL'er, som typisk bruger standardheltalsfrekvenser (såsom 25 MHz eller 24 MHz) som reference og derefter genererer specifikke ikke-standardfrekvenser gennem heltalsdeling eller -multiplikation eller brøkdeling. Typiske eksempler omfatter:
74,25 MHz: Videosamplingsuret i høj-opløsning defineret af SMPTE-standarden, der bruges til formater som 1080i og 720p;
33,1776 MHz: Findes almindeligvis i audio-codecs og bredbånds-RF-front-; når den bruges sammen med en PLL, kan den præcist generere 44,1 kHz eller 48 kHz lydsamplingsfrekvensfamilierne;
25,000625 MHz: Visse Ethernet PHY'er bruger et 25 MHz ur med en fraktioneret PLL til at generere en præcis 125 MHz seriel datahastighed for at understøtte en 1 Gbps linjehastighed (bemærk, at heltalsmultipler på 25 MHz almindeligvis bruges i praksis; dette er kun angivet her til illustrative formål).
Det skal bemærkes, at fraktioneret frekvensdeling introducerer deterministisk jitter og falske signaler. For applikationer, der er følsomme over for fasestøj, bør der gives prioritet til målfrekvenser, der kan opnås direkte gennem heltalsfrekvensdeling, eller til brugen af PLL'er med lav-støj med passende konfigurerede sløjfebåndbredder.
4. Overholdelse af historiske industriprotokoller og EMC-overvejelser
Historiske protokoller: USB 2.0 specificerer et 48 MHz høj- ur; Ethernet MAC'er bruger 25 MHz eller 125 MHz; og realtidsure (RTC'er) fungerer ved 32,768 kHz (2¹⁵ Hz). Disse frekvenser blev fastsat, da standarderne blev etableret og er siden blevet vedtaget på tværs af hele industrikæden, og er blevet de facto standarder.
Elektromagnetisk kompatibilitet (EMC): Højere-ordens harmoniske af heltalsfrekvenser kan overlappe med strømforsyning, RF eller trådløse kommunikationsbånd, hvilket medfører interferens. Valg af en oscillatorfrekvens med en fraktioneret komponent kan sprede eller skifte harmonisk energi og derved reducere EMI-risici og sænke omkostningerne til filtrering og afskærmning.
- Andre nøglefaktorer i valg af krystaloscillator
Ud over frekvensværdien er følgende tekniske faktorer lige vigtige for valget:
Fasestøj og jitter
Selvom PLL'er kan syntetisere enhver frekvens, forringer fraktioneret frekvensdeling markant nær-endefasestøj og tilfældig jitter. Til applikationer såsom høj-optiske moduler, millimeter-bølgeradar eller 5G fronthaul anbefales det direkte at vælge krystaloscillatorer med native frekvenser, der opfylder fasestøjspecifikationerne for at undgå utilstrækkelige signalintegritetsmargener senere.
Ledetid og omkostninger
Ikke-standardfrekvenser eller tilpassede frekvenser kræver typisk lange leveringstider og medfører høje tekniske omkostninger. Inden for acceptable ydeevnegrænser bør der gives prioritet til industri-standardfrekvenser (såsom almindelige heltalsfrekvenser som 25 MHz, 27 MHz, 40 MHz og 50 MHz, såvel som standardfraktionelle frekvenser nævnt i denne artikel) for at forkorte F&U-cyklussen og kontrollere styklisteomkostninger.
Kompatibilitet med indenlandske erstatninger
I øjeblikket dækker indenlandske producenter af kvartskrystaloscillatorer langt de fleste almindeligt anvendte heltal- og fraktionelle standardfrekvenser. Når du vælger en enhed, skal du fokusere på forsyningsstabilitet, temperaturkarakteristika (såsom ±10 ppm og ±20 ppm) og belastningskapacitansparametre for at sikre kompatibilitet med clock-indgangskravene for værtscontrollerchippen.
- Praktiske valganbefalinger
Først,bestemme systemurets begrænsninger: Angiv de præcise clockfrekvenser, der kræves af alle eksterne enheder (UART, I2S, SPI, Ethernet, USB, Video) og deres tilladte fejlmargener.
Udled krystaloscillatorens grundfrekvens omvendt:Hvis mikrocontrolleren har en indbygget- PLL, skal du vælge en referencekrystaloscillator, der er i stand til at generere målfrekvenserne gennem heltal eller lave-fraktionelle divisionsforhold. Prioritér frekvenser med et divisionsforhold mindre end 100 og en nævner, der er en potens på 2.
Bekræft divisionsfejlen: Beregn om divisionsfejlen er mindre end den maksimale baudrate/samplinghastighedsafvigelse tilladt af periferiudstyret (typisk < ±2%).
Vurder EMI-risiko:Udfør en spektralanalyse af-højfrekvente harmoniske; hvis det er nødvendigt, vælg et frekvenspunkt, der afviger fra heltal-ordens harmoniske.
Overvej tilgængelighed og pris: Mens du opfylder ydeevnekravene, skal du vælge en model med rigelig tilgængelighed på markedet og en pakketype (f.eks. HC-49S, SMD 3,2 × 2,5 mm), der opfylder produktionskravene.